Så kallad Floating Gate MOS, FGMOS, vore i teorin en bra kandidat att ersätta CMOS för att få ner effekten i halvledare. Men läckströmmar och dåligt processutfall gör att tekniken inte fungerar i praktiken. Det visar forskaren Jon Alfredsson i en avhandling vid Mittuniversitetet.
Vid låg matningsspänning försämras prestanda hos konventionell CMOS. Ett alternativ som ofta diskuterats har varit så kallat Floating Gate MOS, FGMOS, där gaten förses med en extra laddning. Tekniken används i vissa Eprom, EEprom och flashminnen, se wikipedia (länk).Forskaren Jon Alfredsson vid Mittuniversitetet har studerat om FGMOS skulle gå att implementera i vanliga CMOS-processer, med geometrier på 130 och 90 nm. Hans simuleringar visar att det skulle fungera utmärkt i teorin och då ge bra prestanda vid låg spänningsmatning, men att det i praktiken inte är någon framkomlig väg.
- Det vore enkelt att föra in FGMOS i CMOS-processer. Men läckströmmarna blir för stora och variationerna i processen gör att utfallet (yielden) blir för dålig för att man ska få något användbart, säger han.
Problemen blir ännu värre vid mindre geometrier, då läckströmmarnas andel blir än större, liksom processvariationerna.
- Men man kan tänka sig att nya material förs in i processerna, så att gateläckaget minskar.
Vilka material som skulle kunna komma ifråga, och vad de skulle få för effekt, ligger dock inte inom ramen för projektet.
Jon Alfredssons forskning presenteras vid en disputation i Sundsvall på fredag. Vad som ska hända sedan med kunskaperna är osäkert.
- Jag kommer inte att jobba vidare med projektet, säger han.